跳转到内容

时序收敛

本页使用了标题或全文手工转换
维基百科,自由的百科全书

时序收敛(英語:Timing closure)是现场可编程逻辑门阵列特殊應用積體電路集成电路设计过程中,调整、修改设计,从而使得所设计的电路满足时序要求的过程。为了完成上述过程,工程师常常需要在电子设计自动化工具辅助下工作。“时序收敛”一词有时也用于表达这些要求最终被满足的状态。

外部链接

相关条目