跳至內容

封裝體系

本頁使用了標題或全文手工轉換
維基百科,自由的百科全書

封裝體系(英語:System in Package, SiP),為一種集成電路封裝的概念,是將一個系統或子系統的全部或大部份電子功能組態在整合型基板內,而晶片以2D、3D的方式接合到整合型基板的封裝方式。

SiP不僅可以組裝多個晶片,還可以作為一個專門的處理器DRAM快閃記憶體被動元件結合電阻器電容器連接器天線等,全部安裝在同一基板上。這意味着,SiP可以利用封裝技術將來自不同晶圓廠晶圓尺寸和特徵尺寸不同的不同功能的晶片整合到系統或子系統中,而不是在晶片級別使用更細的特徵尺寸整合大部分功能。在實際應用大小不同的晶片中,大晶片可以是應用處理器(AP),而小晶片可以是記憶體。[1]

優勢

  • SiP較單晶片系統(SoC)降低系統成本,顯著減小封裝體積、重量,還可以降低功耗
  • 整合是「超越摩爾定律」的一個關鍵方面,而SiP能在不單純依賴半導體製程縮放的情況下,實現更高的整合度。[2]

難度

  • 在SiP封裝技術中,一個封裝體裏面可能有幾十顆裸晶片,當中一個裸晶片壞了就會浪費整個封裝體裏面其他的裸晶片。[2]
  • 廠商需要圍繞SiP需求佈置產線,或對原有的機台配比進行調整,並保證機台的利用效率。[2]

技術

SiP晶片可以垂直堆疊或水平平鋪,採用諸如芯粒絎縫封裝等技術。SiP將晶片與標準的晶片引線或焊料凸點連接起來,與稍微密集的三維晶片不同,後者通過矽通孔連接疊放的矽晶片。已經開發了許多不同的三維封裝技術,用於將許多相當標準的晶片疊放在緊湊的區域內。[3]

SiP可以包含多個晶片或晶片——如專用處理器DRAM快閃記憶體被動元件搭配電阻器電容器,都安裝在同一基板上。這意味着可以在單個封裝中構建完整的功能單元,因此幾乎不需要添加外部元件就可以使其工作。這在像MP3和手機等空間受限環境中尤其有價值,因為它減少了印刷電路板和整體設計的複雜性。儘管具有這些優點,這種技術會降低製造良率,因為封裝中的任何有缺陷的晶片都將導致封裝的集成電路無法正常工作,即使該封裝中的所有其他模組都是正常的。

與常見的SoC(片上系統)集成電路架構相比,SiP正好相反,後者根據功能將組件整合到單個電路晶片中。SoC通常會整合CPU、圖形和主記憶體介面、硬碟和USB連接、隨機訪問和唯讀記憶體以及輔助儲存和/或其控制器在一個晶片上。相比之下,SiP會將這些模組連接為一個或多個晶片封裝或晶片。SiP類似於常見的基於傳統主機板的PC架構,因為它根據功能將組件分開並通過中央介面電路板連接起來。與SoC相比,SiP的整合程度較低。混合集成電路與SiP有些相似,但它們往往使用較舊或不那麼先進的技術(往往使用單層電路板或基板,不使用晶片疊放,不使用倒晶封裝或BGA連接組件或晶片,僅使用線鍵連接晶片或小輪廓集成電路封裝,使用雙列直插封裝或單列直插封裝來與混合集成電路外部連接,而不是BGA等)。[1]

SiP技術主要受到可穿戴裝置、流動裝置和物聯網等早期市場趨勢的推動,這些市場並不像已建立的消費者和商業SoC市場那樣需要大量生產的單位。隨着物聯網變得更加真實而非虛構,SoC和SiP級別的創新正在進行,以便將微機電(MEMS)感測器整合到單獨的晶片上並控制連接性。[4]

SiP解決方案可能需要多種封裝技術,例如倒晶封裝、線鍵連接、晶圓級封裝等。[5]

中國大陸的發展

雖然中國大陸封測產業的市場佔比已經達到 28%,且有長電科技、通富微電子、華天科技三家營收躋身全球前十的封測企業。但在中高端市場,中國封裝企業市佔比及掌握的技術都有待提升。[2]

相關

參考

  1. ^ 1.0 1.1 Ko, Cheng-Ta; Yang, Henry; Lau, John; Li, Ming; Li, Margie; Lin, Curry; Lin, J. W.; Chang, Chieh-Lin; Pan, Jhih-Yuan; Wu, Hsing-Hui; Chen, Yu-Hua. Design, Materials, Process, and Fabrication of Fan-Out Panel-Level Heterogeneous Integration. Journal of Microelectronics and Electronic Packaging. 2018-10-01, 15 (4). ISSN 1551-4897. doi:10.4071/imaps.734552 (英語). 
  2. ^ 2.0 2.1 2.2 2.3 張心怡. 先进封装: 新兴技术带来市场增量 (PDF). 中國電子報 (總第4358期) (中國電子報社). 2020年6月19日 [2020年6月19日]. (原始內容存檔 (PDF)於2020年8月21日). 
  3. ^ By R. Wayne Johnson, Mark Strickland and David Gerke, NASA Electronic Parts and Packaging Program. 「3-D Packaging: A Technology Review頁面存檔備份,存於互聯網檔案館).」 June 23, 2005. Retrieved July 31, 2015.
  4. ^ By Ed Sperling, Semiconductor Engineering. 「Why Packaging Matters頁面存檔備份,存於互聯網檔案館).」 November 19, 2015. Retrieved March 16, 2016.
  5. ^ By Tech Search International and Chip Scale Review Staff, Chip Scale Review. 「Major OSATs positioned for growth opportunities in SiP頁面存檔備份,存於互聯網檔案館).」 May/June Issue. Retrieved June 22, 2016.